あるシステムにおいて、入力信号Aと入力信号Bの双方が同時に偽であるときのみ出力信号が偽となり、それ以外の組み合わせでは常に真となる論理演算を表す論理式はどれか。 試験TOPへ戻る 次へ進む スポンサーリンク